


- 信号完整性
- 不确定性
- 可靠性


第五章

数字集成电路的鲁棒性

数字集成电路中的噪声




(a)



(b)


片内

与信号的摆幅成正比




来自外部

与信号的摆幅无关



(d)



(e)

信号完整性



信号完整性



数字电路中的噪声和噪声性能


信号完整性的含义

- ❖ 定义：一个信号在传播通过电路时能多好地保持它原来的形状
- ❖ 研究数字信号的模拟特性。
 - 主要包含两个方面：信号的幅度(电压)和信号时序。
 - 电路中的信号能以要求的时序和电压幅度到达接收电路引脚时，该信号就有满意的信号完整性。


研究电路在存在噪声的情况下如何保持正确的功能。

噪声模型

- ❖ 输入噪声：输入信号所存在的随机扰动
- ❖ 电路噪声：本级电路所引入的随机扰动（电源噪声、耦合噪声）
- ❖ 输出噪声：输出信号中所存在的总噪声。




信号再生



反相器链


再生性：当第一级的输入偏离额定电平时，后面各级仍能恢复其正确值。




仿真结果

开关阈值和单级噪声容限

LX1



可再生的



不可再生的

输入信号的最大
偏差不能超过
($V_{OH}-V_M$) 和
(V_M-V_{OL}) (单
级噪声容限)。

LX1

单级噪声容限所表示的是一个逻辑门所能容忍的最大输入偏差（噪声幅度），超过这一界限将产生逻辑错误。

Li XY, 2014/9/18

(多级) 噪声容限



噪声容限：不只一级存在噪声源时，噪声在传输过程中可以被抑制的最大输入范围

a3

存在噪声 $\mathbf{v_n}$: $V_{out}' = f(V_{in} + v_n)$

泰勒展开: $V_{out}' = f(V_{in}) + v_n \frac{\partial V_{out}}{\partial V_{in}} + (v_n)^2 \frac{\partial^2 V_{out}}{\partial V_{in}^2} + \dots$

反相器
增益



当 $\left| \frac{\partial V_{out}}{\partial V_{in}} \right| < 1$ 噪声被削弱。

幻灯片 8


a3

多级存在噪声的情况下，各级噪声的影响会在传输过程中进行累积，为了避免出现噪声越来越大的情况，应使得每一级对输入噪声进行衰减。
adm, 2011/10/23

信号与逻辑值间的映射



(多级) 噪声容限的定义



电路自身的抗噪声能力

LX4

抗噪声能力 (Noise Immunity) :

与 V_{sw} 成正比的噪声: $g_1 V_{sw}$,

固定噪声: $g_2 V_{Nf}$, g_1, g_2 —— 噪声增益

最大输出噪声 $V_{NM} = \frac{V_{sw}}{2} \geq \sum_i g_{2i} V_{Nf_i} + \sum_j g_{1j} V_{sw}$

$$V_{sw} \geq \frac{2 \sum_i g_{2i} V_{Nf_i}}{1 - 2 \sum_j g_{1j}} \quad \text{最小信号摆幅}$$

信号摆幅必须足够大以克服固定噪声；在增益因子较大时，增加 V_{sw} 没有任何好处。

LX4

这里的抗噪声能力是指电路对自身和环境噪声（本级引入的噪声）的抑制能力。

Li XY, 2015/8/31

信号完整性小结

❖ 噪声：

- 外部噪声、内部噪声；与摆幅有关的噪声和与摆幅无关的噪声

❖ 可再生性

❖ 逻辑门的信号完整性指标

- 单级噪声容限（翻转阈值）：能承受的最大噪声幅度（信号噪声的上限）
- （多级）噪声容限（ NM_L/NM_H ）：避免噪声积累的工作点的范围（输入噪声的传递特性）
- 抗干扰（噪声）能力：本级噪声水平

信号完整性的趋势

- ❖ 由于尺寸缩小和集成度提高，使得所有噪声的组成部分都增加了，且下一代工艺的噪声水平将极大提高。
- ❖ 噪声容限则随着电源电压降低（ V_T 也在降低）而减小。

a12

幻灯片 13

a12

测试和调试阶段的翻转活动和应用时存在偏差，这个偏差如果超出了噪声容限，则会发生测试正确的芯片在应用中出错的情况。

adm, 2012/10/16

- 信号完整性
- 不确定性
- 可靠性

第五章

数字集成电路的鲁棒性

不确定性

PVT扰动

 设计边界


 扰动的统计分析

 容扰动设计

影响电路行为的因素

- ❖ 环境因素：电源电压(均匀分布)、温度
- ❖ 制造因素：工艺扰动(正态分布)

PVT扰动(variation)



工艺扰动

最主要的器件扰动

- 沟道长度 L 扰动（系统性的全芯片线宽扰动，随机性的线边沿粗糙度）
- 阈值电压扰动（主要由随机的掺杂浓度扰动引起，与 WL 成反比）
- 栅氧厚度扰动-相对较小

最主要的互连扰动

- 线宽和间距（由光刻和刻蚀的邻近效应引起）
- 金属与电介质厚度（受抛光过程影响）
- 接触电阻（取决于接触尺寸、刻蚀和清洗步骤）

工艺扰动（续）

🔥 工艺扰动的分类：

- 系统性扰动：
 - 片间扰动(die-to-die, D2D)：不同管芯间的扰动
整个电路的扰动方向是一致的——对应不同的设计边界；
 - 片内扰动(within die, WID)：同一管芯内参数的差异——由版图邻近效应、管芯范围内的加工偏差；
- 随机扰动(random variation)：微观的随机性引起的（随机掺杂、边缘和表面的粗糙）

片间扰动占主导，纳米工艺下后两种扰动在恶化。

电源电压扰动

电源电压扰动的原因

- 电源电压调节器的容差（电源精度）
- 环境噪声：会影响电压源的电源电压
- 电源/地线上的寄生效应所引起的波动（欧姆压降、 Ldi/dt 噪声）

典型情况下，考虑电压扰动具有半值区间为 V_{DD} 的10%的均匀分布

温度

影响温度的因素

- 晶体管的结温等于环境温度与电路封装中功耗引起的温升之和。
- 温升的大小取决于功耗和封装热阻的大小。
- 晶体管的结温有可能大大超过最高环境温度。

受温度影响的参数

- 驱动电流
- 阈值电压
- 导线电阻率

$$\Delta T = T_{chip} - T_{env} = \theta Q$$

Q-产生的热量（能耗）， θ -热阻

芯片表面的温度差异会引起片内的参数差异。

环境温度范围		
Standard	Minimum	Maximum
Commercial	0°C	70°C
Industrial	-40°C	85°C
Military	-55°C	125°C

a17

商用芯片应能在结温达到125°C的情况下工作。

a17

不同用途芯片的温度范围标准

adm, 2011/10/23

扰动的分类

	分类	含义	备注
空间扰动 (静态)	系统扰动 (systematic variation)	扰动与扰动源有定量关系, 可以建模	如D2D, WID. 可以建模预算和消除
	随机扰动 (uncertainty)	扰动源不知道、随机或建模成本很高	如随机掺杂等微观扰动,
时间扰动 (动态)	漂移	随时间 <u>缓慢变化</u> (变化率低于工作频率), 主要由温度波动引起	可通过反馈和补偿消除, 但是探测的采样率需高于变化率
	抖动	随时间 <u>快速变化</u> (变化率接近或高于工作频率), 主要由电源波动引起	无法通过补偿消除, 因为变化率太快, 无法跟踪

不确定性

❖ PVT扰动

❖ 设计边界

❖ 扰动的统计分析

❖ 容扰动设计

设计边界


设计者把工艺和环境的参数的不同组合归总到晶体管性能的不同情况，边界情况可分为：

- (1) 典型情况 (**typical**)，即标称值
- (2) 快速情况 (**fast**)
- (3) 慢速情况 (**slow**)

设计边界：

一个假想的框，电路必须保证在这个框内正常工作。

工艺（设计）角



设计角（Design Corner）

- ❖ 工艺角：T/F/S
- ❖ 环境角（工作条件）：T/F/S
- ❖ 五维设计角：按照NMOS-PMOS-互连线-电压-温度的顺序，如，TTTTT

1.1V商用芯片的环境角参数值

环境角	电源电压	温度
T	1.1V	25°C
F	1.21V	0°C
S	0.99V	70°C

不确定性

❖ PVT扰动

❖ 设计边界

❖ 扰动的统计分析

❖ 容扰动设计

预备知识



指标:

- 扰动 (variation) $= \sigma$
- 相对扰动(相对分散度) = 标准差/期望值 $= \frac{\sigma}{\mu}$
——不确定性的优值 (figure of merit)



中心极限定理:

设随机变量序列 $X_1, X_2, \dots, X_N$, 相互独立, 均具有相同的数学期望 μ 与方差 σ^2 , 则:

$$\bar{X} = \frac{1}{N} \sum_{i=1}^N X_i \sim N\left(\mu, \frac{\sigma^2}{N}\right)$$

扰动计算

函数 $Y = f(X_1, X_2, \dots, X_N)$ 各变量的扰动独立，则函数扰动

$$\Delta_{Yi} = \frac{\partial Y}{\partial X_i} \Delta_i$$

$$\sigma_Y^2 = \sum_{i=1}^N \left(\frac{\partial Y}{\partial X_i} \right)^2 \sigma_i^2$$

器件参数扰动对饱和电流的影响

阈值电压扰动 $\sigma(V_T) = \frac{A_{V_T}}{\sqrt{WL}}$

增益因子扰动 $\sigma(k) = \frac{A_k k}{\sqrt{WL}}$

饱和电流:

$$I_{\text{DSat}} = k(V_{\text{GS}} - V_{\text{T}})^\alpha$$

$$\begin{aligned} \frac{\sigma_{I_{\text{DSat}}}^2}{I_{\text{DSat}}^2} &= \left(\frac{\partial I_{\text{DSat}}}{\partial V_{\text{T}}} \right)^2 \sigma_{V_{\text{T}}}^2 / I_{\text{DSat}}^2 + \left(\frac{\partial I_{\text{DSat}}}{\partial k} \right)^2 \sigma_k^2 / I_{\text{DSat}}^2 \\ &= \frac{\left(\alpha k (V_{\text{GS}} - V_{\text{T}})^{\alpha-1} \right)^2 \sigma_{V_{\text{T}}}^2}{\left(k (V_{\text{GS}} - V_{\text{T}})^\alpha \right)^2} + \frac{(V_{\text{GS}} - V_{\text{T}})^{2\alpha} \sigma_k^2}{\left(k (V_{\text{GS}} - V_{\text{T}})^\alpha \right)^2} \\ &= \frac{\alpha^2 \sigma_{V_{\text{T}}}^2}{\boxed{(V_{\text{GS}} - V_{\text{T}})^2}} + \frac{\sigma_k^2}{k^2} \end{aligned}$$

$$\frac{\sigma_{I_{\text{DSat}}}}{I_{\text{DSat}}} \propto \frac{1}{\sqrt{WL}}$$

器件参数扰动对亚阈值电流的影响

$$I_{\text{Sub}} \propto k e^{\frac{V_{\text{GS}} - V_{\text{T}}}{n\phi_t}}$$

热电压(室温时等于26mV)

$$\frac{\sigma_{I_{\text{Sub}}}^2}{I_{\text{Sub}}^2} = \frac{1}{(n\phi_t)^2} \sigma_{V_{\text{T}}}^2 + \frac{\sigma_k^2}{k^2}$$

对比:

$$\frac{\sigma_{I_{\text{DSat}}}^2}{I_{\text{DSat}}^2} = \frac{\alpha^2 \sigma_{V_{\text{T}}}^2}{(V_{\text{GS}} - V_{\text{T}})^2} + \frac{\sigma_k^2}{k^2}$$


通常, 过驱动电压大于 $n\phi_t$, I_{off} 比 I_{on} 对 V_{T} 更敏感。

延时扰动

器件参数扰动引起的逻辑门延时扰动：

LI X.Y.1

$$t_p = \frac{CV_{DD}}{I_{on}} \Rightarrow \frac{\Delta(t_p)}{t_p} = -\frac{\Delta(I_{on})}{I_{on}} \Rightarrow \frac{\sigma^2(t_p)}{t_p^2} \propto \frac{1}{WL}$$



已知 $W/L=1/1$ 时的 $\sigma(I)/I=10\%$,

则下降延时扰动 $\frac{\sigma(t_{pHL})}{t_{pHL}} = 10\%$

上升延时扰动 $\frac{\sigma(t_{pLH})}{t_{pLH}} = 7.1\%$ -单位尺寸的 $\frac{1}{\sqrt{2}}$ 。

路径延时扰动： $D = \sum_{i=1}^N t_{pi}$

- $\sigma^2(D) = \sum_{i=1}^N \sigma^2(t_{pi})$ (各级电路延时扰动相互独立时)

LI X.Y.1 VT的扰动和k的扰动都与 $\sqrt{WL}$ 成反比，所以电流的扰动也与 $\sqrt{WL}$ 成反比。
Li Xiangyu, 2017/11/6

电源电压系统扰动引起的延时扰动

$$\begin{aligned}\sigma_{t_p}^2 &= \left(\frac{\partial t_p}{\partial V_{DD}} \right)^2 \sigma_{V_{DD}}^2 \\ &= C_L^2 \left[\frac{1}{I_d} V_{DD}' + \left(\frac{1}{I_d} \right)' V_{DD} \right]^2 \sigma_{V_{DD}}^2 \\ &= C_L^2 \left[\frac{1}{I_d} - I_d^{-2} g_m V_{DD} \right]^2 \sigma_{V_{DD}}^2\end{aligned}$$

若 $I_d = k(V_{DD} - V_T)^\alpha$ ，则 $g_m = k\alpha(V_{DD} - V_T)^{\alpha-1}$

$$\frac{\sigma_{t_p}}{t_p} = \left| 1 - \frac{\alpha V_{DD}}{V_{DD} - V_T} \right| \cdot \frac{\sigma_{V_{DD}}}{V_{DD}} < 0$$

当MOS管的过驱动电压或 V_{DD} 降低时，系数绝对值会增大，所以低压电路的传播延时时对电源电压的波动更加敏感，延时扰动更加严重。

逻辑路径延时扰动

n级门组成的逻辑路径，D2D扰动和系统性WID扰动对各门的影响相同（各分量不独立），因此

$$\frac{\sigma_{path,D2D_WID_s}}{\mu_{path}} = \frac{\sigma_{gate,D2D_WID_s}}{\mu_{gate}}$$

随机WID扰动的相对分散度

$$\frac{\sigma_{path}}{\mu_{path}} = \frac{\sqrt{n}\sigma_{gate,WID_r}}{n\mu_{gate}} = \frac{\sigma_{gate,WID_r}}{\sqrt{n}\mu_{gate}}$$


以此类推，若每级门有m个晶体管驱动门翻转，则由 V_T 扰动引起的整个路径延时的分散度仅是单个晶体管分散度的

$$\frac{1}{\sqrt{m \times n}}$$

最长路径的延时分布

- ❖ **定理：** N 个具有独立标准正态分布的随机变量的最大值 M 的期望值随 N 的增大而增大， M 的标准差随 N 的增大而减小。
- ❖ 电路中存在多个标称关键路径时，其中的最长路径的延时分布（WID扰动造成的）的期望值随路径数目的增加而增大，**最坏情形延时的期望值会显著超过额定延时。**
- ❖ D2D扰动造成的关键路径延时分布与 N 无关，因为它对所有路径的影响相同；

1.从成品率的角度考虑，要控制关键路径的数目；
2.典型情况下的次关键路径可能成为实际的关键路径，因此，时序分析不仅要考察关键路径，还要考察延时相近的非关键路径。



不确定性


- ❖ PVT扰动
- ❖ 设计边界
- ❖ 扰动的统计分析

❖ 容扰动设计

- 匹配问题
- 自适应控制
- 容错设计


对数字电路来讲，扰动可能带来
时序错误和逻辑错误。

各种电路不同PVT边界下的延时变化



(a)

工艺-额定电压



(b)

电源电压

不同类型的逻辑门的延时随PVT变化的变化情况不同。

匹配问题


- 器件匹配：相同的尺寸、版图（包括环境）
- 延时匹配(delay tracking)方法：
 - 最佳匹配：复制电路（包括版图和互连线形状）——代价太高
 - 用反相器链匹配：无法保证所有边界条件下都精确匹配——必须留有设计余量

设计的对称性是保证匹配的基本原则。

自适应设计

- ❖ 自适应衬底偏置 (Adaptive Body Bias, ABB)——可补偿D2D阈值扰动
- ❖ 自适应电压调整 (Adaptive Voltage Scaling, AVS)——补偿快慢设计角
- ❖ 温度感知计算




例：双核安腾处理器包含一个单独的嵌入式MCU，每隔20ms监测一次温度，通过反馈调整内核电压使芯片温度保持在限定范围内。



容错设计

🔥 检错和纠错：

🔥 冗余：



LX3

Li XY 2014/9/19

为了在现有工艺基础上进一步提高吞吐率

延时存在不确定性，时钟周期大于最坏情况下的组合逻辑延时（Corner），平均来讲，延时比最坏情况下的延时要小得多。以牺牲处理器性能来保证功能的正确性，带来了电路性能的损失。潜在性能提升：

把时钟周期减小到电路组合逻辑的最大延时以下。由此而产生的问题是电路会出现延时故障。

如果出现的延时故障能够被检测到，电路能够恢复正确状态，并且检测和纠正延时错误的时间代价小于频率升高带来的吞吐率增加，那么整个处理器的性能可以得到提升。

Li XY, 2014/9/19

- 信号完整性
- 不确定性
- 可靠性

第五章

数字集成电路的鲁棒性

可靠性

 可靠性的基本概念

 影响可靠性的因素

可靠性

- ✿ 系统持续正常工作的可信度
- ✿ 表征：出现故障的概率
- ✿ 系统工作的时间越长，发生故障的次数越多。
- ✿ 系统出现故障的概率等于所有器件出现故障的概率之和，故所含器件的数目越多出现故障的概率越高；

系统发生故障的总次数 $\propto$ 工作时间 $\times$ 器件数量

故障类型

- ❖ 永久性故障 (hard error) : 不可恢复, 永久损坏
- ❖ 暂时性故障 (soft error) : 发生后会自行消失
造成系统崩溃、数据丢失

可靠性指标

✚ 平均故障间隔时间**MTBF** (**Mean Time Between Failures**)

MTBF=工作时间/失效次数


✚ 一定时间内的失效次数**FIT** (**Failures In Time**)

每 10^9 个小时失效1次=每1000小时 10^6 个器件失效1次=
每小时 10^9 个器件失效1次

✚ 失效前平均（工作）时间（适用于永久故障）

“浴缸”曲线

通过老化加速早期失效，淘汰劣质芯片



可靠性

可靠性


影响可靠性的因素

- 互连线损耗
- 闩锁效应
- 栅氧损耗
- 过电压失效

电迁移 (Electromigration)

- 起因：高电流密度导致“电子风”（electron wind），随着时间的增长它将引起金属原子的迁移，形成空洞而引起金属互连线的磨损。

电迁移引起的空洞和小丘



- 原子迁移的方向与电流方向有关，**传输直流电流的导线最易发生电迁移——电源地线**

电迁移（续）

LX6

电迁移取决于电流密度

失效前平均（工作）时间 $MTTF \propto \frac{e^{\frac{E_a}{kT}}}{J_{dc}^n}$

E_a ——激活能， n 一般等于2

要限制电流密度：电迁移电流的极限一般用最大值 J_{dc} 来表示：

温度每升高10°C，电迁移率所要求的金属宽度大约需要翻倍

当前，接触孔处的电流密度变得更加受限

LX6

110°C时， 铝导线的保守极限电流 J_{dc} 为1~2mA/um²，
铜导线的保守极限电流 J_{dc} 可达10 mA/um² 甚至更高，
接触孔截面处的最大电流密度要更小。

Li XY, 2015/10/27

自热效应 (Self-heating)

起因：导线中的大电流产生功耗，使周围温度升高：


- 温度高的导线具有更大的电阻和延时
- 容易引起电迁移

自热效应与电流密度的均方值 (RMS) 有关

$$I_{rms} = \sqrt{\frac{\int_0^T I(t)^2 dt}{T}}$$

自热效应限制了双向信号线中的RMS电流。

加宽导线、或者缩小晶体管尺寸




连接nMOS 和pMOS 管的导线中流过的单向电流

热载流子 (Hot Carriers)

🔥 热载流子：晶体管翻转时，一些高能量的载流子（热电子）可能会注入到栅氧中被捕获

- 使器件特性改变：
 - V_{Tn} 增大, $|V_{Tp}|$ 减小
- 带来器件失配

（随着被捕获的电荷不断增多而越来越差。）



- 衬底电流引起噪声, Latch-up, 以及动态节点漏电
- 热电子问题最严重情形发生在: $V_{GS} \approx V_{DS}/2$ 和高 V_{ds} 情况下

限制电源电压, 限制 V_{DS}

LX7

漏端强电场引起(碰撞电离)，高能热电子与晶格碰撞产生电子/空穴对，
电子在电场作用下进入漏极，空穴形成衬底电流。

电子在强纵向电场作用下进入甚至穿过栅氧，引起栅电流。

Li XY, 2016/10/24

负偏温度不稳定性

❖ MOS管中的纵向电场会使得栅氧化层和半导体之间的Si-SiO₂界面上产生陷阱（氧化层正电荷），会改变阈值电压。 $V_{GS} < 0$ 的PMOS在高温下这一现象过程最为严重。随着时间推移，PMOS管的阈值电压（绝对值）会逐渐升高——**负偏温度不稳定性**(Negative Bias Temperature Instability, NBTI)。

❖ **NBTI** 会造成：

- 延时增加
- 匹配特性降低，电路失效
- 老化的速度与栅电压大小有关——应避免匹配的PMOS对有不同偏压（NBTI的程度会存在差别）。

与时间有关的栅氧介质击穿

与时间有关的栅氧介质击穿（**Time-Dependent Dielectric Breakdown of gate oxide**）

栅氧将随时间的增长而磨损，其失效率与温度及栅氧厚度呈指数关系。

电压过冲（由电源噪声或I/O pad上的反射等因素引起）时，**TDDDB**最严重。

降低电源电压、采用厚氧化层、控制芯片温度，最小化电源噪声。

过压失效(overvoltage failure)

✘ 静电放电 (**Electrostatic discharge**)

静电进入I/O pad 时发生静电放电 (**ESD**)，引起非常大的瞬时电压和电流

✘ 栅氧击穿 (**Oxide breakdown**)

高电压加载到晶体管栅极上会引起栅氧层的击穿和电弧，使器件损坏

✘ 穿通 (**punch through**)

过高的源漏电压导致源漏耗尽层连在一起，即所谓的源漏穿通

改善方法：降低电源电压，最小化电源噪声，IO pad使用厚氧化层晶体管

软错

- ❖ 软错是存储器中随机的、不反复出现的数据位错误
- ❖ 起因： α 粒子的碰撞效应。 α 粒子在运动中丧失能量的同时会在硅中产生电子—空穴对，这些过剩的载流子被收集到晶体管扩散区的终端时，如果所聚集的电荷达到了与原有节点上的电荷量相当时，原有节点上的电压就会被破坏。
- ❖ α 粒子来源
 - 宇宙射线
 - 集成电路互连线和封装材料中的放射性杂质
- ❖ 防止软错出现的措施
 - (1) 在状态节点上保持一定量的临界电荷
 - (2) 使敏感器件远离粒子源（焊接点）
 - (3) 老化铅，使超过放射性杂质的半衰期
 - (4) 采用高纯度铝互连
 - (5) 采用检错和纠错编码


研究预测：随着单位面积内的逻辑状态节点数量每代工艺翻一番，单个逻辑状态位发生软错的概率每代工艺将增长8%。

小结

- ✚ 可靠性：单位时间内发生故障的概率
- ✚ 引起可靠性问题的机制
 - 互连线损耗：电迁移、自热效应
 - 栅氧损耗：热载流子、NBTI
 - 过压失效：栅氧击穿、源漏穿通
- ✚ 提高可靠性的方法
 - 降低电源电压
 - 最小化电源噪声，避免出现电压过冲
 - 加宽导线，限制电流密度
 - 采用厚氧化层器件

电路的稳定性

a15



a15

当一个设计的逻辑功能经过验证确保正确的情况下，实际加工后出现了运行错误时我们可以根据故障出现的条件划分为三种情形，它们分别对应于信号完整性问题、偏差问题和可靠性问题。

adm, 2011/10/23

总结（1）

- ✿ 保证功能正确需要逻辑部件具有足够的噪声容限、良好的抗噪声能力和信号再生能力，还需要较低的噪声水平。
- ✿ 信号完整性涉及信号幅度和时序两个方面的约束
 - 噪声与非理想特性的存在会引起信号完整性问题
 - 片内噪声（与信号幅度有关）-片外噪声（与信号幅度无关）；幅度噪声-相位噪声
- ✿ 扰动问题
 - PVT扰动的来源
 - PVT扰动分类：静态的和动态的；系统性的和随机性的；D2D/WID

总结（2）

考虑扰动的电路设计：

- 电路设计要留有余量，保证芯片在所有设计边界上都满足设计要求
 - 分析不同指标的最坏情况时要选择正确的设计边界
- 匹配必须在所有设计边界下都满足匹配关系——最好的匹配方法是完全复制
- 扰动对设计的影响
 - 分散性的评价指标（优值）—— σ/μ
 - 控制关键路径数量
 - 平均化可以降低参数分散性
- 减小扰动的设计：增大驱动电压、增大器件面积
- 容扰动设计：自适应调整，容错/纠错技术

总结（3）

- ✿ 可靠性反映了系统出现故障的概率
- ✿ 影响IC可靠性的各种机制，可靠性问题随着工艺特征尺寸的缩小而变得严重，影响了器件性能的提高。
 - 电源电压和信号摆幅受到限制
 - 可靠性问题引起器件参数的老化，增大了 V_T 的扰动
- ✿ 提高可靠性方法：
 - 限制VDD和电源噪声，限制电流密度，控制温度，增加氧化层厚度